


- FONCTIONALITÉ ET SPÉCIFICATIONS
- Utilisation d'un soustracteur modifié








FONCTIONALITÉ ET SPÉCIFICATIONS

 $\hfill\Box$ Si on veut calculer uniquement si \$A=B\$, le circuit est plus simple






DESCRIPTION VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity Comparateur is
port(
     a,b
                       : in std_logic;
     agtb, altb, aeqb : out std_logic);
end Comparateur;
architecture archConc of Comparateur is
begin
   agtb <= '1' when a > b else '0';
   altb <= '1' when a < b else '0':
   aeqb \leftarrow '1' when a = b else '0';
end archConc;
```





COMPARATEUR DESCRIPTION VHDL





DESCRIPTION VHDL


```
library ieee;
use ieee.std_logic_1164.all;
entity Comparateur is
port(
                       : in std_logic;
     a,b
     agtb, altb, aeqb : out std_logic);
end Comparateur;
architecture archConc1 of Comparateur is
   signal gt, lt :std_logic;
begin
   gt <= '1' when a > b else '0';
   lt <= '1' when a < b else '0';</pre>
   agtb <= gt;
   altb <= lt;
```





DESCRIPTION VHDL

```
aeqb <= not (gt or lt);
end archConc1;</pre>
```





COMPARATEUR DESCRIPTION VHDL

- □ Quelles sont les différences au niveau RTL entre ces deux descriptions VHDL ?
- □ A votre avis, laquelle des deux est la plus rapide?



SOMMAIRE



- □ Définition d'un type de données
 - ▷ un ensemble de valeurs pouvant être affectées à un objet
 - un ensemble d'opérations pouvant être appliquées sur les objets d'un même type
- □ VHDL est un langage très typé
- □ un objet peut être affecté uniquement avec la valeur du même type
- uniquement les opérations définies pour un type de données peuvent être appliquées sur un objet de même type

Types de données standard :

- □ entier (integer):
 - \triangleright de $-(2^{31}-1)$ à $2^{31}-1$ par défaut (au maximum)
 - ▷ deux sous-types : natural et positive



```
▷ possibilité de spécifier un domaine avec range :
       variable UnEntier: integer range 0 to 511;
    ▶ possibilité d'accéder aux limites du domaine avec des
       attributs: signal limB, limH: natural;
       begin limB <= UnEntier'Left; limH <=</pre>
       UnEntier'Right;
       \Rightarrow limB vaut 0 et limH vaut 511
□ booléen (boolean) : (false, true)
□ bit : ('0', '1')
□ bit_vector : un tableau 1D de bits
```





operator	description	data type of operand a	data type of operand b	data type of result
a ** b abs a not a	exponentiation absolute value negation	<pre>integer integer boolean, bit, bit_vector</pre>	integer	<pre>integer integer boolean, bit, bit_vector</pre>
a * b a / b a mod b a rem b	multiplication division modulo remainder	integer	integer	integer
+ a - a	identity negation	integer		integer
a + b a - b a & b	addition subtraction concatenation	integer 1-D array, element	integer 1-D array, element	integer 1-D array





a sil b a srl b a sla b a srl b a rol b a ror b	shift left logical shift right logical shift left arithmetic shift right arithmetic rotate left rotate right	bit_vector	integer	bit_vector
a = b	equal to	any	same as a	boolean
a /= b	not equal to	dify	same as a	boolean
a < b	less than	scalar or 1-D array	same as a	boolean
a <= b	less than or equal to	,		
a > b	greater than			
a >= b	greater than or equal to			
a and b	and	boolean, bit,	same as a	boolean, bit
a or b	or	bit_vector		bit_vector
a xor b	xor			
a nand b	nand			
a nor b	nor			
a xnor b	xnor			



std_logic

- □ Pourquoi le type bit n'est pas suffisant?
- □ le package std_logic_1164
- \square std_logic:
- 9 valeurs possibles :
 - ▷ '0' ou '1'
 - ▷ 'Z' : l'état de haute impédance
 - 'L' ou 'H' : un faible '0' ou '1'
 - ▷ 'X', 'W' : inconnu ou un faible inconnu
 - ▷ 'U' : non initialisé
 - ▷ '-' : peu importe (indéfini)
- □ std_logic_vector : vecteur de std_logic
 - \rightarrow std_logic_vector(7 downto 0)



std_logic

utilisation :

```
library ieee;
use ieee.std_logic_1164.all;
```

Opérateurs utilisés avec le type std_logic

overloaded operator	data type of operand a	data type of operand b	data type of result
not a	std_logic_vector std_logic		same as a
a and b a or b a xor b	std_logic_vector	same as a	same as a
a nand b a nor b a xnor b	std_logic		





std_logic

Les fonctions de conversion disponibles dans le package :

function (*7)	data type of operand a	data type of result
to_bit(a)	std_logic	bit
to_stdulogic(a)	bit	std_logic
to_bit_vector(a)	std_logic_vector	bit_vector
to_stdlogicvector(a)	bit_vector	std_logic_vector

Exemple:



std_logic

```
signal s1, s2, s3: std_logic_vector(7 downto 0);
signal b1, b2 : bit_vector(7 downto 0);
--KO
s1 \le b1;
b2 \le s1 and s2;
s3 <= b1 or s2;
--OK
s1 <= to_stdlogicvector(b1);</pre>
b2 <= to_bitvector(s1 and s2);
s3 <= to_stdlogicvector(b1) or s2;</pre>
-- 011
s3 <= to_stdlogicvector(b1 or to_bitvector(s2));</pre>
```



OPÉRATEURS SUR LES TABLEAUX D'ÉLÉMENTS

- □ Les opérandes n'ont pas toujours la même taille
- □ Lors de la comparaison de deux tableaux n'ayant pas la même taille, tous les éléments sont comparés un par un en partant de gauche (LSB)
- □ Exemple :

```
"011"="011", "011">"010", "011">"00010", "0110">"011"
```

Tous les exemples précédents sont vrais

□ Opérateur de concaténation

```
y<= "00" & a(7 downto 2);
y<= a(7) & a(7) & a(7 downto 2);
y<= a(1 downto 0) & a(7 downto 2);</pre>
```



OPÉRATEURS SUR LES TABLEAUX D'ÉLÉMENTS

□ Opération d'agrégation



PACKAGE numeric_std

```
    □ Comment réaliser les opérations arithmétiques avec les std_logic?
    □ la solution : le package numeric_std
    □ définit un entier comme un tableau d'éléments de type std_logic
    □ Deux types : unsigned et signed
    □ utilisation :
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

Les opérateurs définis dans le package :





overloaded operator	description	data type of operand a	data type of operand b	data type of result
abs a - a	absolute value negation	signed		signed
a * b a / b a mod b a rem b a + b a - b	arithmetic operation	unsigned unsigned, natural signed signed, integer	unsigned, natural unsigned signed, integer signed	unsigned unsigned signed signed
a = b a /= b a < b a <= b a > b a >= b	relational operation	unsigned unsigned, natural signed signed, integer	unsigned, natural unsigned signed, integer signed	boolean boolean boolean boolean



```
signal a,b,c,d: unsigned (7 downto 0);
...
a <= b + c;
d <= b + 1;
e <= (5 + a + b) - c;</pre>
```





function	description	data type of operand a	data type of operand b	data type of result
shift_left(a,b) shift_right(a,b) rotate_left(a,b) rotate_right(a,b)	shift left shift right rotate left rotate right	unsigned, signed	natural	same as a
resize(a,b) std_match(a,b)	resize array compare '-'	unsigned, signed unsigned, signed std_logic_vector, std_logic	natural same as a	same as a boolean
to_integer(a) to_unsigned(a,b) to_signed(a,b)	data type conversion	unsigned, signed natural integer	natural natural	integer unsigned signed





- □ Les types de données std_logic_vector, unsigned ou signed sont définis comme des tableaux d'éléments std_logic
- □ Ces trois types sont considérés comme des types différents
- □ Utilisation de fonctions de conversion pour passer d'un type à un autre





data type of a	to data type	conversion function / type casting
unsigned, signed	std_logic_vector	std_logic_vector(a)
unsigned, std_logic_vector	unsigned	unsigned(a)
unsigned, signed	std_logic_vector	std_logic_vector(a)
unsigned, signed	integer	to_integer(a)
natural	unsigned	to_unsigned(a, size)
integer	signed	to_signed(a, size)



```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
signal s1, s2, s3, s4, s5, s6: std_logic_vector(3
   downto 0);
signal u1, u2, u3, u4, u6, u7: unsigned(3 downto 0);
signal sg: signed(3 downto 0);
-- OK
u3 <= u2 + u1; --- ok, operandes non-signés
u4 <= u2 + 1; --- ok, operandes non-signé et natural
```



```
--KO
u5 <= sg; -- type mismatch
u6 <= 5; -- type mismatch
--Solution
u5 <= unsigned(sg); -- type casting</pre>
u6 <= to_unsigned(5,4); -- fonction de conversion
--KO
s3 <= u3; -- type mismatch
s4 <= 5; -- type mismatch
--Solution
s3 <= std_logic_vector(u3); -- type casting</pre>
```



```
s4 <= std_logic_vector(to_unsigned(5,4));

--K0
s5 <= s2 + s1; + indefini pour std_logic_vector
s6 <= s2 + 1; + indefini

-- Solution
s5 <= std_logic_vector(unsigned(s2) + unsigned(s1));
s6 <= std_logic_vector(unsigned(s2) + 1);</pre>
```



PACKAGE std_logic_arith

- □ package développé par *Synopsys* avant le standard IEEE numeric_std
- presque similaire à numeric_std
- □ deux nouveaux types : unsigned et signed
- □ les détails d'implémentation sont différents
- manipule les std_logic_vector comme des nombres signés ou non-signés
- □ Dans les outils de simulation, on le trouve souvent dans la library ieee (même s'il n'en fait pas partie)



PACKAGE std_logic_arith

- un seul des deux packages peut être utilisé à la fois
- □ leur utilisation remet en cause la réputation du langage VHDL comme un langage très typé





PACKAGE std_logic_arith

□ En conclusion : préférer le package numeric_std



EXERCICES

UTILISATION DU PACKAGE numeric_std

- Réaliser un additionneur 4 bits en instanciant l'additionneur 1 bit déjà présenté
- ② Décrire un additionneur 4 bits en utilisant le package numeric_std
- Décrire un soustracteur 4 bits en utilisant le package numeric_std
- Décrire un comparateur 8 bits en utilisant le package numeric_std
- O Pour le comparateur 8 bits, est-il nécessaire de faire des conversions en unsigned?





Exercices de synthèse

CODAGE D'UNE ALU SIMPLE

- Onnez un code permettant de synthétiser une ALU opérant sur des données de 8 bits et possédant les 5 modes suivants : ADD; SUB; AND; OR; XOR
- Modifiez le code pour que la taille des données soit générique
- Observez le résultat de synthèse dans la vue RTL
- Écrivez et simulez cette ALU avec un testbench permettant de vérifier les 5 modes sur 4 vecteurs d'entrée chacun

